北交所半导体产业链投资系列二：半导体测试【开源】
半导体测试是通过检测系统对待测器件检测和验证的过程，芯片从设计到制造阶段都需要测试。本文聚焦后道测试，大致上可以分为CP测试需要通过探针台和测试机对晶圆上每一个晶粒（Die）进行电压、电流、时序和功能的验证；FT测试主要是通过分选机和测试机对封装完成后的芯片进行功能和电参数测试，可分为功能测试和结构测试。随着可测性设计（DFT）日趋完善，半导体测试越来越注重每一环节的可靠性，来保证良率、减少相关成本。这一过程对设备也提出更高要求，推动两家头部企业分别持续完善核心设备平台V93K和Ultra Flex，并不断拓展业务。尽管目前设备企业业绩承压，但随着周期轮转，
#制程进化与AI等需求机遇共振，HPC、Chiplet、SLT等方向驱动测试革新
随着芯片产量与技术发展，测试量需求快速提升，测试时间要求日趋严格，且芯片性能一直增长推动测试功率、电流电压、散热要求提升，“量”与“质”持续推动测试行业价值提升，体现在行业三大变化：一是需求驱动测试量和复杂度，如AI、汽车等场景驱动测试配合行业要求发展；二是技术驱动测试要求，包括芯片制程、先进封装及异构化等趋势，且HPC、HBM等高复杂性芯片需求上升，使测试成本升高；三是测试行业流程进步，如SLT、云服务方案等实现测试覆盖能力和测试价值逐步提升。此外，国内测试厂商也加快速度进行发展，其中一级市场更侧重探针卡业务。
测试环节仅占芯片生产所带来的成本的5%左右，但随着芯片日益复杂化，成本、专业度及研发精力投入方向等多重因素驱使半导体产业链趋于精细化、专业化，测试份额呈现IDM流向OSAT再流向第三方测试的趋势，京元电子、伟测科技、华岭股份等为首的第三方测试企业加快速度进行发展。同时，第三方测试厂商CP、FT测试的稼动率分别对应晶圆厂和封装厂景气度，但由于业务的客户、行业范围广泛，因此受单行业景气度影响较低，具有更高的抗周期风险能力，营收水平波动较平缓。未来随着SoC、存储各领域测试需求及复杂度带动，第三方测试市场将持续增长。目前国内长期资金市场第三方测试厂商相对较少且体量相对小，2022年营收普遍在亿元级别，4家公司（伟测科技、利扬芯片、华岭股份、确安科技）3年营收和利润CAGR平均40%以上，且平均毛利率高达45%，同时研发投入平均达15%，整体呈现高研发、高壁垒、高增长的良性循环。
3.3.1、 爱德万：凭借平台化和模块化顺应技术变革，未来发力AI、SLT等新领域
4.3、 变化二：SoC制程升级、HBM、Chiplet等趋势带动测试需求增长
我国虽为半导体主要的终端消费市场之一，但无论是上游的设计研发，还是生产所需的设备和材料，国产化比例仍然较低。随着全球半导体产业竞争持续，我国在关键材料、设备上实现国产化、高端化的突破将是提升半导体产业链竞争力的重要命题，因此很有必要对半导体各细致划分领域进行系统化的分析。在此之前，我们对国产厂商已有一定建树的半导体材料领域进行了梳理和分析并撰写了报告《半导体产业链一：国产替代+周期探底，发掘半导体材料“专精特新”新机遇》，而本篇报告则转向半导体生产中关键的“测试”环节，探讨半导体测试本身的发展现状和未来趋势，并通过对国产化比例极低的测试设备、易被忽视的第三方测试行业的探究，进一步梳理出整体发展蓝图。
半导体测试既是半导体设计的组成部分，也是芯片制造的关键环节，是使用特定器具，通过对待检器件DUT（Device Under Test）的检测，区别缺陷、验证器件是不是满足设计目标、分离好品与坏品的过程。设计阶段的可测性设计和设计验证，制造阶段的圆片接受测试（WAT）和晶圆测试（Circuit Probe），以及封装阶段的成品测试、失效分析等，都属于测试技术领域。
从需求来看，生产制造阶段是测试的主要应用场景。半导体的生产流程包括晶圆制造和封装测试，其中测试穿插在封装工艺的一前和一后，即晶圆检测（Circuit Probing，CP，又称中测）和成品测试（Final Test，FT，又称终测）。无论哪个环节，要测试芯片的各项功能指标均须完成两个步骤：一是将芯片的引脚与测试机的功能模块连接起来，二是通过测试机对芯片施加输入信号，并检测输出信号，判断芯片功能和性能是不是达到设计要求。
广义的半导体测试包含十分繁杂的工序，通常按前道量测、后道检测进行区分，前道量测通常融合于加工制造各个工序之中，而后道检测则与封装步骤紧密结合，或者交付于第三方测试厂商。本文主要讨论的是后道的ATE类（最重要的包含CP、FT）及其后的SLT测试环节。而测试之所以重要，在对于工艺良率的保障将直接影响芯片制造综合成本以及新产品量产的时间节奏，且前一环节测试质量的影响将在后续工艺中得到成倍放大。（注：ATE-Automatic Test Equipment，半导体自动测试机；SLT-System Level Test，系统级测试）
整体来看，芯片的集成程度越高，故障检验测试的成本越高。而随着芯片集成度的一直上升，前面环节中的“缺陷逃逸”将产生“十倍成本”，因此测试的受重视程度愈发提高。所谓“十倍成本”是指芯片故障若未在前一个测试环节中发现，那么在后续电路板级别中发现故障导致的成本将在十倍以上。
CP测试是指通过探针台和测试机的配合使用，对晶圆上的裸芯片进行功能和电参数测试。其测试过程为：探针台将晶圆逐片自动传送至测试位置，芯片的Pad （Passivation opening，指封装在芯片内部的硅片管脚）点通过探针、专用连接线与测试机的功能模块进行连接，测试机对芯片施加输入信号并采集输出信号，判断芯片功能和性能是不是达到设计规范要求。测试结果通过通信接口传送给探针台，探针台据此对芯片进行打点标记，形成晶圆的Map图。
CP测试成本分为固定成本和可变成本。其中，固定成本主要包含DFT开发成本、设备成本以及测试程序制作和调试；可变成本主要对应测试时间成本，主要考虑提高DFT测试效率，增加同测数以及尽可能提高测试程序效率。
CP测试在整个芯片制作流程中处于晶圆制造和封装之间，测试对象是针对整片晶圆（Wafer）中的每一个晶粒（Die），目的是确保整片（Wafer）中的每一个Die都能基本满足器件的特征或者设计规格书，通常包括电压、电流、时序和功能的验证。由于Die的规格较小，进行探测的探针（Probe）需要具备极高精度，因此壁垒较高。
CP测试的具体操作是在晶圆制作完成之后，成千上万的裸Die（未封装的芯片）规则地分布满整个Wafer。由于尚未进行划片封装，只需要将这些在外的芯片管脚，通过探针（Probe）与测试机台（Tester）连接，进行芯片测试就是CP测试。
成品测试（FT-Final Test）主要是指通过分选机和测试机的配合使用，对封装完成后的芯片进行功能和电参数测试。其测试过程为：分选机将被测芯片逐个自动传送至测试工位，被测芯片的引脚通过测试工位上的基座、专用连接线与测试机的功能模块进行连接，测试机对芯片施加输入信号并采集输出信号，判断芯片功能和性能是不是达到设计规范要求。测试结果通过通信接口传送给分选机，分选机据此对被测芯片进行标记、分选、收料或编带。
成品测试在整个芯片测试产业链中占据了大部分的成本。在成品测试中，逻辑验证占时间的60%以上，且制造后的调试时间将造成较大的机会成本。因此，怎么来降低成品测试的时间成本成为半导体第三方测试厂商的重要突破方向。成品测试目前主要采取两种方式：功能测试 (Functional Test)和结构测试(Structural Test) 。
功能测试方法的基础原理是“黑箱理论”，在测试中，将检验待测设计看作待测黑箱，不要进一步了解芯片内部详细情况，只需要将一系列的测试向量通过测试机试加到被测芯片的输入管脚上，然后运行测试，被测芯片就会输出相应的测试响应。功能测试往往耗费时间长、成本相对较高。
与功能测试相对的是结构测试（白盒测试）。结构测试是在对于电路结构清楚的基础上，通过芯片的输出管脚来观测内部信号的状态。由于清楚电路结构，结构测试可以开发各种测试产生算法，自动对电路产生相应的测试向量并将测试反馈和自动生成的期望响应对比，快速评估测试质量。过去十多年里DFT加快速度进行发展，ATE得到普及，结构测试当下已经在FT等大部分场合取代高成本的功能测试；不过，SLT从性质上也是功能测试，与主流ATE测试各有优势，目前渗透率也在逐步提升。
芯片检测的最大的目的之一是对芯片中有几率存在的物理瑕疵来测试。芯片的物理瑕疵是指在生产制作的完整过程中产生的瑕疵，这种瑕疵使得芯片异常工作；芯片测试并不是测试逻辑设计的错误，而是测试这些在芯片生产的全部过程中引入的瑕疵。
故障模型(Fault Model)就是用抽象逻辑模型来表示物理瑕疵(Defect)的结果。基于固定型故障（Stuck At Faults）的测试已发展的较为成熟，被广泛接受。固定型故障测试的规则是不能够正常的使用内部探针，只可以通过输入/输出端口对芯片来测试，经封装后，输入/输出端口对应于芯片的封装管脚，ATE设备能对每个输入端口进行驱动，控制测试芯片的每个输入端，同时对每个输出端进行采样，把采样结果与预期值作比较，来判断芯片的好坏。可测试性设计技术（Design for testing，DFT），以原有的结构测试为基础，进一步将测试问题提前，在设计时考虑测试途径，大幅度的降低测试难度，测试向量的产生和测试的运行都变得相对简单，大大降低测试成本。
全球半导体设备市场已经历了高峰之后的下滑。2022年，全球半导体制造设备出货金额相较2021的1026亿美元增长5%，创下1076亿美元的历史上最新的记录。分地区来看，2022年中国大陆连续第三年成为全世界最大的半导体设备市场，2022年中国大陆的投资同比放缓5%，为283亿美元。中国台湾地区是第二大设备支出地区，2022年增长8%，达到268亿美元，然而从季度来看，23Q1的单季度出货金额已经从22Q3的287.5亿美元高峰下降至268.1亿美元，连续两个季度环比下滑；而中国大陆市场则是从2021年后便整体呈现下降趋势。
纵观排名靠前的五家半导体设备厂商营收情况，除了光刻机巨头阿斯麦之外的四家工艺设备为主的巨头均在2023以来面临增长趋缓；而后道测试设备的两大龙头中，泰瑞达已经面临2021H2以来的持续下滑，而爱德万也在2023第二季度（Q1财季）经历了营收大幅收缩。
不过，继2023年的下降之后，对AI、汽车等领域推动的高性能计算等应用的强劲需求和对存储器需求的提升将推动半导体设备支出增长，尤其12英寸（300mm）晶圆等高端领域的增长需要我们来关注。SEMI预计从2024年开始全球前端的300mm晶圆厂设备支出将开始恢复增长，预计2026年将达到1188亿美元的历史上最新的记录，其预计全球12英寸晶圆厂设备支出在今年将下降18%至740亿美元后，2024年预计将增长12%至820亿美元，2025年增长24%至1019亿美元，2026年增长17%至1188亿美元；其中晶圆代工及内存市场的恢复和增长将成为重要驱动力。
由于宏观经济发展形势的挑战与半导体需求的疲软，后端设备领域销售额预计将在2023年继续下降，而2024年测试与封装设备均将迎来复苏。2023年，半导体测试设备市场销售额预计将收缩15%，至64亿美元，而封装设备销售额预计将下降20.5%，至46亿美元。2024年，测试设备、封装设备领域预计将分别增长7.9%和16.4%。
测试设备包括测试机（Tester）、探针台（Prober）、分选机（Test Handler）三种，无论是晶圆检测还是成品测试，测试芯片均需先将芯片引脚与测试机功能模块相连（探针台和分选机的作用），再通过测试机向芯片输入信号，并检测输出信号。半导体测试设备从仙童时代便已开始用于芯片质量检验，其后随着芯片晶体管数量、复杂度和产量水平的指数级提升而加快速度进行发展，到超大规模集成电路时代已经需要Ghz级的测试速度和上千的引脚测试量，且需要适用于慢慢的变多的器件类型。
按照应用类型，半导体测试机可大致分为模拟、存储、SoC三类，其中模拟类测试机主要是针对模拟电路与半导体器件，壁垒相比来说较低，目前国产厂商已有生产能力；而SoC及存储测试机制造难度极高，市场仍主要被爱德万及泰瑞达两大巨头垄断。同时，头部厂商的产品往往通过较强的垂直化制造能力，实现了平台化、模块化的测试产品打造，从而能够基于单一平台做软硬件方案的变化，来实现应用各种各样的测试需求。
半导体的测试分为前道量测和后道测试两大市场，两者体量大致接近；其中本文聚焦的后道测试设备2022年全球规模达到75.8亿美元，测试机、探针台和分选机是半导体测试的主要设备，其中测试机是价值核心，2022年市场占比61.9%，达46.9亿美元。尽管整体市场预计将在2023年经历短暂波动，不过随着下游复苏和技术升级，2023-2027年预计将实现10.7%CAGR，从2023年的71.0亿美元增长至2027年的106.8亿美元。而按测试对象细分，SoC、存储、模拟三类半导体的测试机份额2022年占比分别为63%、17%和14%。
2022年中国半导体测试设备市场约181.9亿元。其中测试机达113.6亿元，且基本由外资垄断，中国市场被爱德万、泰瑞达大外资巨头占据7成。三种测试设备中，测试机市场更大，2022年我国规模达到113.6亿元，其技术壁垒也更高；不止如此，客户还对测试精度、响应速度、存储能力、采集分析能力、应用程序定制化、平台延展性等方面提出慢慢的升高的要求。此外，探针对精度的高要求也带来高壁垒，市场规模达35.2亿元，东京电子、东京精密等外资占据探针台市场主导。
目前半导体设备的国产化比例整体处于提升之中，但检测系统为代表的高复杂度、高工艺水平要求的设备仍然难以实现国产化，一方面价值量占比较高，而另一方面国产化比例还低于10%。
测试机分为SoC和存储等针对不一样对象的测试机类型。根据泰瑞达最新预计，2023年SOC测试市场预测规模为37亿至41亿美元，比4月份的展望增加3亿美元，SOC测试中与汽车相关的需求继续保持强劲，但与移动电子设备相关的需求仍然疲软、利用率低于正常水平；预计2023年存储测试市场预测规模为9-10亿美元，与4月份预期持平，但需求趋于低端，且技术驱动的NAND、DDR5和HBM DRAM等测试需求强劲，而内存容量驱动的需求疲软。
按预测中值计算，则测试机市场规模预计2023年达48亿美元，占据主导的SoC测试机规模为38.5亿美元，预计SoC增速表现好于存储测试。
爱德万测试成立于1954年，是全球领先的半导体自动化测试设备 (ATE) 供应商。其设备大范围的应用于包括5G通信、物联网（IoT）、无人驾驶汽车以及高性能计算（HPC）等众多领域的芯片设计和生产的全部过程中，还包括人工智能（AI）和机器学习等高性能计算应用。
过去五年内爱德万股价上涨超过6倍，远远跑赢费城半导体指数（+166%）。由于测试行业本身处于半导体生产链条末端，加上设备预计周期以及配合测试方案研发等等，从下游半导体需求景气传导到最终设备交付、确收转化为最终业绩，往往需要一年以上的时间，因此股票市场往往先于测试设备公司的业绩对需求量开始上涨和业务发展做出一定的反应（与半导体需求、订单需求较为同步）。从下图能够准确的看出，爱德万的上一轮周期中估值上行大致先于业绩上行一年时间，而近几个月疑似再度出现了领先性的估值上行，或昭示新一轮发展周期的开启。
泰瑞达长期位居全球半导体检测系统份额前两名，产品专为满足独立IC、片上系统（SOC）和系统封装器件（SIP）开发商和制造商的需求而设计，服务于全球业界领先的芯片制造商和 OSAT，产品组合应用于汽车、工业、通信、消费、智能手机以及计算机等领域，具备独特的模块化测试仪架构、扩大了站点数量并降低了测试成本。相比爱德万，泰瑞达主要面向美国本土的超大规模半导体厂商。近五年泰瑞达股价上涨达144%，接近费城半导体指数涨幅；相似的是，泰瑞达同样具备估值上行与业绩上行的周期性错位，但并未完全错开，上一轮估值上行期大致领先程度接近一年。有必要注意一下的是，2022年底以来尽管业绩尚未显著修复，但估值慢慢的开始新一轮上升，这或许代表市场对一年后的业绩恢复预期开始定价，与爱德万的走势逻辑接近。
3.3.1、爱德万：凭借平台化和模块化顺应技术变革，未来发力AI、SLT等新领域
爱德万主打的V93K、T2000等平台在亚太地区装机量较大，可提供高质量端到端解决方案以此来实现全面的测试环境，其旗舰机型V93K 的核心优点是两个因素：第一，平台化优势。V93000 刚推出时，负责半导体封装和测试流程的外包组装和测试（OSAT）厂商刚刚兴起，爱德万在单一平台上提供的广泛系统可扩展性和性能满足了他们多样化和广泛的测试需求，且爱德万设备的长期兼容性对客户迁移到下一代技术至关重要。第二，零部件优势。随技术进步而提升的温度控制、信号完整性等要求也是爱德万一大优势，提供包括外围设备在内的解决方案的能力是 Advantest 与众不同的关键点。
经过几十年发展，爱德万产品目前分为半导体检测系统（SoC+存储两类），机电一体化系统（分选机+设备接口+临界尺寸扫描电子显微镜），服务及其他（维护+SLT+其他）三大业务。
其中测试机是爱德万核心产品，业务上通常按存储与非存储（广义SoC类）进行区分，而对应测试类型包括内存、硬盘、模拟器件、图像传感器、显示面板驱动IC、CPU、GPU等。
爱德万重视检测系统的模块化发展（如测试接口板、测试插座、测试电源等），使测试机能够最终靠安装不同的测试模块实现对于不一样芯片的测试。
爱德万2022财年营收达5602亿日元，2020-2022年各领域业务持续增长，尤其SoC测试机提供主要增量。不过23Q1随着下游需求放缓，主体业务均出现较大下滑。尽管出现了暂时性的调整，爱德万在Q1财报披露中预计2023财年的销售额同比增长率大约在-15%到+10%之间，未来测试仪市场将支撑于持续短缺的汽车和工业领域需求，并受益于客户研发投资提高、高端SoC和内存半导体的增量需求。
展望未来，爱德万致力于对几大业务增强稳健性。1）检测系统部门：SoC方面，将利用新产品V93000EXAScale的优势，抓住SoC半导体（包括HPC设备）需求。器件方面，重点发展毫米波相关器件测试领域，以及功率半导体和硅光子器件等新兴需求。2）机电一体化业务：通过提供测试质量更高的测试单元环境。3）服务、支持及其他：随着系统级测试(SLT)需求的增加，在移动、高性能计算、汽车、内存/存储等领域赢得更多客户；完善数据分析领域的业务模式，发展数据分析技术。
从战略角度，爱德万未来发展趋势大致上可以分为四大层面。1）巩固强化已有业务：从 21 财年的 V93000 EXA Scale 开始，爱德万继续扩大爱德万的各个测试解决方案；22 财年，爱德万推出了创新的新型存储器测试单元 inteXcell，并收购了意大利功率半导体测试设备制造商 CREA，有利于进一步巩固爱德万的增长基础；在 21 财年收购了美国公司 R&D Altanova，并收购了台湾公司信普，从而加强了测试接口业务。通过持续的人员扩张，爱德万进一步提升了对客户的真实需求的响应速度；启动全球业务运营计划，以提高效率并实现业务流程改革。2）发展SLT业务：自2018年并购Astronics的相关业务以来，爱德万的 SLT 产品在开拓AI/HPC、智能手机和汽车市场方面取得了进展。因为ATE和SLT的测试覆盖面最好能相互补充和优化，在这种情况下，爱德万同时提供ATE和SLT产品，实现SoC测试仪业务战略和SLT业务战略紧密相连，产生协同效应。3）发力AI及数据分析相关业务：爱德万继续加强 Advantest Cloud SolutionsTM (ACS) 提供的基础服务。4）布局半导体研发设计：不断实现产业链整合，正在追求打通设计到测试方案的链条，以此来实现协同效应。
2023年以来泰瑞达业务整体承压，Q1及Q2各项业务均面临了较大幅度同比下滑；不过Q2相对Q1环比开始回升。其中汽车半导体测试业务保持强劲；闪存、DDR5和HBM存储器测试业务强劲。
泰瑞达的产品组合目前分为多个种类，UltraFLEX平台针对偏高端类产品，可测试各类SoC及存储、器件类；此外还布局了针对细分领域的测试机系列。其中，UltraFLEXplus是泰瑞达UltraFLEX家族的新成员，是专为AI和5G网络部署中必不可少的处理器和ASIC芯片提供的测试方案。UltraFLEXplus有Q6/Q12/Q24三种配置，核心优点是测试效率的提升。其在全球先进制程的测试市场，主要是3纳米、5纳米以及7纳米，泰瑞达在这三个市场约有75%的市占率。
对测试工厂来说，一台UltraFLEXplus Q12/Q24的工作效率至少是上一代设备的1.5倍以上；对设计企业而言，大规模的公司可以在实验室中选择Q6完成复杂芯片的验证，然后再交由测试厂完成后续工作，以此来实现平滑顺畅的过渡。UltraFLEXplus将IC量产所需的测试单元数量减少了15%-50%，但增加了工位数，并通过减少多工位测试时间开销来提高并行测试效率，从而满足测试需求，提高了生产效率。减少测试单元数量的做法，可以最大限度降低总制造成本，测试单元的减少可以转化为更少的探针台和分选器、更低的设备功率和更少的操作人员。
泰瑞达针对SLT、AI、汽车、军工、存储等测试解决方案等均有全面布局。下面以SLT、汽车测试业务为例做简单介绍：
SLT方面，泰瑞达通过已有设备积累构建差异化的SLT方案，其Titan™系统级测试平台是泰瑞达针对大批量移动应用处理器SLT要求的解决方案。1）针对量产环节：泰坦系统可提供320台或424台设备，占地面积同样很小，因此每平方米工厂面积可测试大量设备。2）针对研发环节：规模较小的20位Titan开发站，用于DUT板设计验证测试、开发和验证测试程序、DUT板硬件问题故障排除、DUT板测试和维修活动，以及在非生产环境中启用SLT。该开发站允许研发、质量保证和生产部门使用相同的DUT测试板，从而利用通用的工程和生产平台更快地投入生产。Titan的异步插槽架构提供了极高运行效率，利用率与传统的批处理系统相比，具有30%的吞吐量优势，以此来降低了各种产品的测试成本。而内部机器人视觉系统则确保了半导体器件在测试夹具中的高放置精度。测试夹具集成到系统中，采用ATE式互连的高信号完整性接口，提供高达20Gbps的数据传输速率，可靠性超过100k测试插入次数。
汽车方面泰瑞达已做完善布局。1）高端类车载芯片测试平台：UltraFLEX和UltraFLEXplus平台可测试诸如符合车载、工规、复杂的SoC片上系统类的产品，包括微控制器、智能座舱、自动辅助驾驶、高性能计算，以及射频类的收发、毫米波雷达等；2）细分商品市场形成两大平台：一是J750针对成本比较敏感、测试需求强的产品，如工规、车载MCU；二是针对模拟器件的测试机、Eagle测试平台，针对车载的功率器件、电池管理系统、模块以及工规信号链的测试解决方案等。
半导体行业经过本轮周期后持续着许多变化。一是需求驱动测试量和复杂度，如AI、汽车等场景驱动测试配合行业要求发展；二是技术驱动测试要求，包括芯片制程、先进封装及异构化等趋势，高性能计算HPC、高带宽存储器HBM等高复杂性芯片需求上升，使测试成本升高；三是测试行业流程进步，如SLT、云服务方案等实现测试覆盖能力和测试价值逐步提升。此外，国内测试厂商也加快速度进行发展，其中一级市场更侧重探针卡业务。
1）1990-2000年：功能化时代。这一时期是CMOS工艺蒸蒸日上的时期，工艺水平大多分布在在0.35µm/130nm阶段。SoC芯片的核心特点是功能越来越强，会大量集成模拟功能，数据接口速率也在迅速增加，ATE测试机台的设计研发要能够很好的满足芯片功能性的不断加强。
2）2000-2015年：资本效率时代。随着工艺从130nm不断演进到14nm，芯片尺寸越来越小，但集成度却慢慢的升高，芯片测试范围也扩大到了标准化接口(DDR,PCI,USB)、DFT(BIST, Loopback)等项目，传统单工位测试方式由于耗时太久，逐渐被并行同测类机台所取代。这在某种程度上预示着，测试机板卡上面集成的通道数会慢慢的多(2-8工位)，以便更好地降低测试成本。
3）2015-2025年：复杂性时代。从2020年开始，半导体行业开始进入5nm时代，并很有可能在2025年全面进入2-3nm时代。此时，单颗芯片上晶体管数量的增长幅度超过了可测试设计(DFT)技术的发展速度。另一方面，芯片的生命周期越来越短，消费类/人工智能/应用处理器芯片的迭代周期都已降至1年，给测试设备带来了不同的复杂性挑战。
芯片技术发展对测试行业的冲击主要来自测试量瓶颈和技术瓶颈：1）测试量需求快速提升，测试时间要求日趋严格。从20+nm到7/5nm等先进制程，为了实现产量提升而需要的测试数据量呈现一加速上升，而制程缩小的背景下，实现目标产能要花费的月数在步入10nm制程后也重新开始增加，而量产时间直接关系到效率和芯片厂收入。因此数据量+量产时间的压力驱使测试行业必然配合客户需求而提升设备性能、优化测试流程和产能。2）芯片性能不断增长，测试功率、电流电压、散热要求提升。
因此，一方面半导体随下游各行各业的需求增长而产量长期提升，另一方面随着技术发展也带到越来越高的测试需求、可靠性要求和差异化的测试流程，两者共鸣形成“质、量齐升”的测试行业长期动能。
AI 按照部署地点分为云端（cloud）和边缘（edge），按任务又可以分为训练（training）和推理（inference）。训练的功能由于数据量大，算力要求高，都部署在云端。推理功能根据不同应用市场的特点，被部署到云端或者边缘终端上。
在市场上所有跟AI相关的芯片中，云端服务器上用于训练和推理的AI处理器芯片是规模最大的芯片之一，也是测试最复杂、测试技术挑战最大的一个领域之一。而汽车AI芯片尽管制程并非要求最先进，其测试强度则是所有类型中最高的之一，一大原因在于自动驾驶等场景下极高的可靠性要求。此外，手机等移动产品AI芯片往往采用较先进的制程，但测试强度相对汽车和云运算较低。
细分汽车半导体以及车载半导体的增长驱动力，包括无人驾驶（大量车载的运算、感知等），智能座舱及智能互联（中控台、控制系统、智能座舱、灯光系统，以及与车身内部通讯的以太网，V2X系统），车身电气化即“三电”系统（电池管理系统BMS、车身转向助力、直流交流充电桩、牵引力控制、车身驱动马达的逆变器控制等），公用/商用/共享出行（租赁车辆的定位、网关、紧急呼叫、远程计费、ETC等）。各类型的需求将不断从测试方案复杂度、测试产能保障、测试质量及覆盖率三维层面共同对测试行业提出更高要求，也将同时带动更高市场规模。
各个细分领域相互共振，共同推动汽车半导体及其测试行业发展。一方面测试的半导体数量以及晶体管数量增加、测试电压功率等性能需求增加；一方面慢慢的变多的半导体公司，包括设计公司和IDM，都开始从消费类市场向工业控制类以及车载类市场布局，竞争趋向激烈，产品需要更快的面世周期，因此需要测试厂商的配合来更快地获得tier1、tier2厂商的认证，测试厂商的价值链地位不断提升；同时，汽车产业对成本的严格要求也需要通过高质量测试环节保障品控，实现降本。
车用电子元件最大的研发挑战在于通过车规认证，这需要研发、生产与测试的大量协同。目前与车载安全相关的安全性法规包括AEC-Q100、ISO/TS 16949与ISO 26262。其中，AEC-Q100为车厂针对汽车IC元件所制定的汽车运作环境可能面临的冷热冲击与震动等测试规范；TS 16949是由国际汽车推动小组（IATF）和相关国家汽车工业协会共同制定，目的在为全球汽车工业建立统一的上游元件到下游车载装置供应商品质管理与验证系统；而ISO 26262着重于汽车电子与电机系统的功能安全，目前欧盟已确定于2015年强制要求汽车元件通过ISO 26262规范。
车规认证中证明生产过程的稳定性是通过Cpk即过程能力指数（Process capability index）体现，表示过程能力满足技术标准（例如规格、公差）的程度。Cpk的意义是制程水平的量化反映，由于测试环境而引入的误差将扩大芯片测试值与规格之间的误差，从而影响对芯片Cpk值的认证，因此车规芯片的生产在各种制程下，对于可靠性往往要求更为严格。
4.3、变化二：SoC制程升级、HBM、Chiplet等趋势带动测试需求增长
未来半导体技术持续发展，制程和功能化是两大主线，驱动六个核心发展趋势，从而带动测试行业需求提升。
集成电路主要可以被分为四大类：逻辑器件、存储器、微处理器、模拟器件。随着芯片制程水平的提高以及消费电子的不断发展，将多种功能的集成电路相结合从而发挥更全面功能的芯片应运而生——系统型芯片（System on Chip，SoC）。近年来，半导体行业的主要增长点集中在SoC芯片上，SoC芯片是一种集成电路的芯片，其中包含完整系统并有嵌入软件的全部内容。
在应用市场方面，SoC主要应用于消费电子、商用电子及汽车电子等领域，在过去几年，我国SoC芯片产量节节攀升，2022年达185亿块。目前，随着SoC芯片的需求上升迅速，SoC测试机作为占比最大的测试设备品类也随之增长，据沙利文数据，2022年全球市场规模达29.3亿美元，预计2027年提升至41亿美元。
从狭义角度讲，SoC芯片是信息系统核心的芯片集成，是将系统关键部件集成在一块芯片上；从广义角度讲，SoC芯片是一个微型系统，包含一个或多个处理器、存储器、模拟电路模块、数模混合信号模块以及片上可编程逻辑模块。
AI等领域驱动下，HPC在算力和应用规模上快速增长，处理器发展趋势主要有以下几点：1）通过高度并行处理的架构实现算力的最大化；2）通过优化计算、简化精度来提高处理效率、降低功耗；3）通过最大程度地减小存储器和处理器之间的物理距离来避免“内存墙”的影响；4）尽量降低功耗以避免“功耗墙”的限制。
扫描测试是应用于逻辑电路的主要结构化测试类型。随着AI等场景对算力需求快速提升，SoC 设备中使用的逻辑电路的规模在迅速扩大，测试模式的规模也在迅速扩大，这使得手动创建的功能测试数据无法达到足以保证质量的故障检测率。因此，扫描测试已成为 SoC 测试的必要先决条件。
传统的SoC测试方法往往需要分别使用多种设备与方法对SoC芯片中的各个部分独立进行多流程测试，造成测试流程多、测试时间长和测试交付周期久等问题。如何来高效的解决这一问题，已成为测试厂商竞争的焦点。目前提升SoC芯片测试效率的方法主要有两个路径：其一是并行测试SoC芯片中的多个组件；其二是同时测试多个SoC芯片。以国内主要第三方测试厂商为例，如利杨芯片、伟测科技、华岭股份等，都在该路径下进行了大量的研究与尝试，而重点各有不同。利杨芯片侧重于对多颗芯片同时测试来实现效率提升，以特定芯片为核心利用较为成熟的软硬件搭建特制化的测试方案；伟测科技则注重于底层测试平台的搭建，通过测试平台实现对芯片，尤其是SoC芯片不同功能区的并行测试；华岭股份更多的在软件上进行创新，积累了更多的软件著作权，形成了并行测试的护城河。
HBM为代表的新型存储技术将持续推动测试需求提升，体现在快速增加的测试带宽、测试容量规模等方面。今年美光宣布推出业界首款8层24GB HBM3 Gen2内存芯片，相比目前的HMB3提高了50%，带宽超过1.2TB/s、引脚速度超过9.2GB/s。美光还宣布该公司已经在开发 HBMNext内存。该 HBM 迭代将为每个堆栈提供 1.5-2+ TB/s 的带宽，容量范围为 36 GB 至 64 GB。根据美光的存储发展路线图，为了应对AI行业发展，在2023-2026年还将持续推动GDDR6x/7、新一代HBM等先进技术发展，各厂商类似的技术竞争趋势将持续推动测试行业需求。
海力士HBM技术从2代发展到2E再到3代，持续布局进行中。此外，随着AI的发展数据量快速增长，存储墙、功耗墙成为越来越不容忽视的问题，存内计算已然成为新趋势，进一步提升整体芯片复杂度，对测试方案要求更高。诸多厂商已对存内计算进行布局，如海力士开发出首款基于PIM技术的GDDR6-AiM（Accelerator-in-Memory，内存加速器）的样本，将计算功能添加到数据传输速度为16Gbps的GDDR6内存的产品；与传统DRAM相比，将GDDR6-AiM与CPU、GPU相结合的系统可在特定计算环境中将演算速度提高至最高16倍。
随着制程技术的演进对体积缩小的推动不足以满足需求，集成、封装等方面开始成为一大技术重点。异构整合是指将单独制造的组件整合到更高层次的组装（系统级封装-System in a Package，SiP），以使整体性能提升。在异构整合的定义中，组件指的是任何单元，无论是单颗芯片、MEMS器件、被动元件和组装的封装或子系统，都整合在一个封装中，当中可以涉及到材料、元件类型、电路类型、节点、互连方法等等。这一背景下的SiP不是随便将两个芯片封装在一起，而是须满足下列条件：1）封装后体积必须变小。将不同功能的芯片与被动元件封装成一颗IC，所以封装后体积比单独几个IC更小。2）整合不同类型的封装技术。必须将数种不同类型的封装技术整合在一起，与单纯将多个芯片封装在一起的小型封装技术不同。3）包含各种类型的主动与被动元件。包含处理器、存储、逻辑元件等多类芯片，乃至将被动元件、连接器、天线等一同封装。
Chiplet俗称芯粒，也叫小芯片，是一种可平衡计算性能与成本，提高设计灵活度，且提升IP模块经济性和复用性的新技术之一，也是半导体走向异构化的主要体现之一。Chiplet市场规模预计到2024年会达到58亿美元，2035年则超过570亿美元，Chiplet的全球市场规模正在迎来快速增长。
封入多种多样的Chiplet 将导致对测试覆盖率要求变高，为了后道的加工，保证裸片的质量，降低加工成本，则需要KGD（known-good-die），即为减少缺陷逃逸生产“Known Good”的器件，需要在包括晶圆检测和部分封装的阶段，即制造流程的早期，提高测试覆盖范围，同样，还可以在流程中增加额外的测试，以识别新的故障类型或故障模式。而在硬件架构方面，随着先进制程的不断深入，探针植球越来越密集，AP测试探针卡的设计复杂程度可见一瞥。且由于并行度、复杂度和通道提升，供电要求越来越高，电源轨越来越多，电路也越来越复杂。此外，信号完整性要求也越来越高；而针对更多高速、大电流的测试需求，针卡设计也会越来越困难。同时，Chiplet由于芯片互联，很多Interface 都被占用或者封装后不再有Access，导致芯片的可观测性、可控制性大大变低，提升对测试方案要求；另外，异质结合也丰富了合封产品的功能多样性，成品功能测试的测试需求相对也更加多样化。
Chiplet与先进封装紧密关联。目前在一个CPU基板上嵌入多颗（种）芯片的设计，大致可以分为2D封装、2.5D封装和3D封装三大类型。
随着芯片的集成度越来越高，3D集成模式获得了越来越多的重视，而Chiplet作为一种异构集成形式，可以较大地发挥出3D架构的优势。Chiplet实现原理如同搭积木一样，把一些预先在工艺线上生产好的实现特定功能的芯片裸片，通过先进的集成技术（如3D集成等）集成封装在一起，从而形成一个系统芯片。通过芯片异构集成，将传感、存储、计算、通信等不同功能的元器件集成在一起，成为解决只靠先进制程迭代难以突破的平衡计算性能、功耗、成本的难点。在CP测试环节，因为Chiplet封装成本高，为确保良率、降低成本，需要在封装前对每一颗芯片裸片进行CP测试，Chiplet对芯片的CP测试需求按照芯片裸片数量成倍增加；在FT测试环节，随着Chiplet从2D逐渐发展到2.5D、3D，测试的难度提升，简单测试机减少，复杂测试机增加。Chiplet技术拉动了测试需求，半导体测试厂商有望迎来需求起量。
系统级测试(SLT)是指在仿真的终端使用场景中对待测芯片(DUT)进行测试，纯粹通过运行和使用来完成测试，无需像传统自动测试设备(ATE)那样创建测试向量。用于服务器的GPU，常规SLT测试流程如下：1）将集成电路（DUT）临时放置在客户工作台应用板上的插座中；2）将装有软件和电源的 PC 连接到应用板上 ；3）使用真实软件运行与最终用户场景类似的测试；4）典型测试，启动（设备制造商90% 的故障都是启动故障），同时播放视频、运行图形应用程序、运行计算基准等具体应用。
系统级测试确保设备的测试类似于最终用户功能 ，同时SLT 不能也不会取代 ATE 测试。SLT的测试时间比传统ATE的测试时间长很多，因为SLT是模拟真实终端使用场景的功能测试，而不是ATE中的结构测试。SLT的测试时间一般都超过一分钟，甚至可能长达数十分钟，典型的测试时间为10分钟左右。由于测试时间较长，与传统ATE测试相比，SLT测试设备必须具有更高的工位密度和更低的工位成本。
对于复杂设备，测试要求趋向于端到端测试解决方案。随着每个半导体中晶体管数量的增加，ATE（自动测试设备）测试无法覆盖的晶体管数量正成为客户面临的问题。SLT的目的是提高质量和扩大测试覆盖范围，但简单地增加SLT会增加测试成本。
SLT的经济有效在于发现合理百分比的故障，这些故障是由于ATE无法测试的区域或同时刺激芯片及其外围的多个IP模块造成的。单个SLT系统的成本可能与ATE系统相似，或略高于ATE系统，但并测性（一次测试的器件数量）要高得多，因此每个器件的成本可能约为ATE的1/4或以下。因为有这么多芯片同时并行测试，所以每个芯片的SLT测试成本低于ATE。在复杂度继续呈指数增长且任务关键型应用数量一直增长的情况下，ATE成本与复杂性/晶体管数呈线性关系，因此SLT不是捕捉“典型”ATE故障的经济有效的方法，而是在筛选出测试流程结束时最后几个难以发现的故障方面非常经济有效；因此，对于具有非常高质量需求的应用，将SLT添加到现有ATE测试流程后通常是最具成本效益的总体测试策略。
SoC和SIP的复杂度日益提高，加上终端用户日益严格的质量要求，在此趋势的推动下，SLT得到了更广泛的采用，成为待测芯片测试策略中的关键组成部分。通过使用SLT在仿真的终端环境中对待测芯片进行功能测试，设备制造商可以预防使用传统晶圆和封装测试技术难以检测到的漏检故障。此外，在测试流程中添加SLT环节后，不仅可以捕获漏检故障，而且可以在平台之间移动测试，包括在测试流程的早期阶段运行低良率测试，后期阶段在SLT测试设备中运行高良率测试，这将有助于客户达到理想的测试成本/质量比。
目前，完全集成和大规模并行的SLT解决方案正成为最佳选择。传统系统级测试主要以取样为基础，站点数量少，结构设计用于“取样”和低容量场景。而更高集成的全自动系统需要集成通信和供电、热控制、高吞吐量处理、集成设备接口等。
当今的半导体制造商面临着设计和生产日益复杂的集成电路的持续市场压力。传统的人工方法既耗时又昂贵，难以实现和保持高产量。随着芯片复杂性的增加，这些传统方法的成本越来越高，越来越不适合管理半导体制造中的数据爆炸。与此同时，半导体制造商也很难从所收集的数据中实现价值。要应对这一挑战，最基本的策略是能够整合整个集成电路制造供应链中的所有数据源。结合先进的分析和机器学习功能，面向未来的实时自动化生产控制指日可待。
云服务系统可帮助客户实现智能数据驱动的工作流程。以爱德万ACS平台为例，基于单一可扩展数据平台的云产品和技术系列，允许客户从 Advantest 及其合作伙伴处开发或采购市场领先的解决方案。在整个 Advantest 设备组合中，基于机器学习算法实时将洞察力自动转化为自动化生产控制行动成为可能，而且使用方便、易于访问。这一新的 ACS 生态系统使客户能够在未来数年内提高质量、产量和运营效率，并加快产品开发和新产品的推出。
云服务为集成电路设计和制造流程的每个阶段提供重点突出的工作流程解决方案，使客户能够从其供应链中获得更多价值，其中包括：机器学习驱动的硅片后验证、动态参数测试、高性能边缘计算、基于云的测试程序开发和调试、测试设备队列监控、预测性维护和 OEE 管理等。凭借测试设备与解决方案驱动的云服务的紧密结合，测试厂商将更好服务于数据和流程管理并最终导向快速达量生产的目标。
近一年来，多家探针卡相关业务的厂商获得一级市场的投资。强一半导体于2022年6月获得数亿元的D轮融资，主要从事MEMS，RF等高端探针卡产品的研发、设计、制造和组装；泽丰半导体于2022年8月获得了数亿元的B轮融资，该笔融资将主要用于陶瓷基板、2D/3D MEMS探针以及探针卡的产能扩充；2023年5月进行1.6亿元的B轮融资的韬盛科技则主营ATE测试插座、MEMS（微机电系统）芯片探针等产品。
探针卡（Probe card）是晶圆与电子测试系统之间的媒介。探针卡通常直接放在探测器上并用接线连接测试机。它的目的是提供芯片与测试机之间的连结，并完成晶圆测试，通常包印刷电路板和其他要件。探针卡主要可以被分为三种类型，悬臂式探针卡、垂直式探针卡、MEMS探针卡。悬臂式探针卡以悬臂针为主要部分，绝大部分工序需要复杂的结构设计，可以应用于所有的 IC 产品上，但受工艺限制，只能解决线性 PAD 结构及少量 SITE 同测；垂直式探针卡的探针同 PCB 板垂直，且在垂直方向上有一定的弹性，以解决阵列 PAD 结构为主。
MEMS（微机电系统）探针卡优势显著成为主流。随技术的迭代发展，探针卡已从悬臂式 探针卡、垂直式探针卡发展进入MEMS 探针卡时代。传统探针是通过对特定合金进行拉丝工艺得到的，使用传统方法难以得到一致性良好的微米直径级别的材料。使用MEMS制造技术可制作出微米级结构的MEMS探针用于探针卡，这一创新技术打破传统工艺的限制。
此外，MEMS 探针卡可以实现整个晶圆的同测，避免了反复测试对晶圆的伤害。MEMS 探针卡凭借高密度细间距的阵列排布、满足整个晶圆同测、可测试超高频、吞吐量大、测试可靠性高等优势，逐渐成为探针卡的主流应用。
随着芯片日益复杂化，成本、专业度及研发精力投入方向等多重因素驱使半导体产业链趋于精细化、专业化，第三方测试的必要性慢慢的升高，测试份额呈现IDM流向OSAT再流向第三方测试的趋势，京元电子、伟测科技、华岭股份等为首的第三方测试企业快速发展。同时，第三方测试厂商CP、FT测试的稼动率分别对应晶圆厂和封装厂景气度，但由于业务的客户、行业范围广泛，因此受单行业景气度影响较低，具有更高的抗周期风险能力，营收水平波动较平缓。未来随着SoC、存储各领域测试需求及复杂度带动，第三方测试市场将持续增长。
测试环节是芯片各个环节中成本占比较低的环节，仅占芯片生产成本的5%左右。在目前半导体行业整体降本增效的大背景下，测试行业受到成本控制的影响较小；同时受成本、专业度及研发精力投入方向等多重因素影响，半导体产业链趋于精细化、专业化，测试的专门化趋势也日益明显。
受此影响，半导体上下游企业对测试成本降低的要求上升，对半导体行业分工与组织形式提出了新的要求。半导体行业的分工组织形式过去主要可分为两类：IDM模式和Fabless+Foundry+OSAT模式。
IDM 模式是集成电路产业最早采用的经营模式，即覆盖集成电路设计、晶圆制造、封装、测试等集成电路的全产业链环节。随着集成电路技术遵循摩尔定律快速迭代，集成电路产业技术更新换代加越来越快，传统 IDM 模式由于投资成本高、难以响应市场对于速度和产品多样性等劣势越来越明显。
在这一背景下，以 Fabless+Foundry+OSAT 为代表的集成电路专业分工模式应运而生，凭借高效和协同推动集成电路产业向专业化分工的方向发展，已逐步成为行业的主流经营模式。Fabless 厂商负责芯片设计环节，Foundry 厂商进行晶圆制造的代工服务，之后 OSAT 厂商进行封装和测试。
然而随着测试的地位愈加重要，以及高端测试系统的较大投入，专注于测试的第三方测试厂商应运而生。以京元电子、伟测科技、华岭股份等为首的第三方测试企业相较于半导体行业内的其他竞争者具有独立可观、专业高效、服务面广、单位成本低等优势，因此我们认为第三方测试行业具有良好的成长性。
从下游客户来看，IC 设计公司是集成电路测试行业最大的需求方，在 Fabless 模式下，IC 设计公司专注于芯片设计，自身不具备制造、封装和测试的能力，因此需要选择封测芯片品类与复杂性增加，高端芯片测试需要更多技术沉淀一体企业或独立的第三方测试企业来完成晶圆和芯片成品的测试需求。封测厂也是半导体测试服务的需求方。封装是“封测一体厂商”最核心的业务，测试是第二大业务，随着先进封装制程的资金投入越来越大以及测试技术难度的提升，封测厂将测试业务外包给第三方测试企业的比例逐步提升。IDM 企业覆盖芯片设计、制造、封装、测试全流程，但IDM 公司的封测产能一般不对外，测试产能全部服务于内部设计和制造的产品，但随着行业竞争加剧以及先进制程的资本支出急剧上升，为专注于设计和制造等核心环节，IDM 企业有意减少封测环节的投资，将部分测试需求外包给封测一体企业、独立第三方测试企业来完成。
第三方测试厂商的核心竞争力主要体现在对于平台的搭建上，一方面近年来测试机主要厂商，如爱德万、泰瑞达等将测试机发展的重点放到了可拓展性与测试速度上，为第三方测试厂商搭建高效测试平台提供了便利，但平台的搭建主要并非依靠上游设备厂商的测试机的发展，而是需要测试厂商自身测试方案的设计实力和响应沟通，测试产线架构的设计和优化，以及通讯网络、数据分析以及云服务等模块的完善，从而实现有竞争力的解决方案。正由于测试产线和方案越来越趋向复杂化、差异化、精细化，第三方测试也相对封测和IDM厂商拥有越来越大的专业化优势。另一方面，随着国内第三方测试行业产能规模扩大和持续竞争，第三方测试企业近几年来收入大幅增长，而毛利率有所下降。2022年度，主要第三方测试厂商的毛利率大约在40-50%左右，相比于2015年的60%左右下降显著。
在此背景下，如何可以有效降低项目成本成为重中之重。各第三方测试厂商的主要流程较为固定，针对不同客户的集成电路产品测试需求成立相应的产品开发项目组，项目组由生产、研发、质量、技术支持、市场、财务、 采购等各职能部门成员动态构成。在进行第三方测试的流程中，最重要的可变成本便是时间成本与沟通成本。为了解决该问题，搭建可以快速适应新型号芯片的整体解决方案与平台成为了重中之重。该解决方案主要可大致分为两种路径：
其一是软件层面，建立云服务平台，实现全流程数据赋能。该路径面向集成电路测试领域的集研发、量产一体的信息化解决方案，研发阶段支持测试矢量压缩和跨平台自动转换、远程调试协同，量产阶段解决测试成套装备中央控制、测试大数据分析、测试结果实时传递等，通过设备端、应用端、云端的综合集成优化，强化用户测试体验，健全在线/离线集成电路测试品质控制
其二是硬件层面，通过将测试设备进行自动化的结合，来实现测试流程的无缝切换，如通过设置一个独立的信号分析转换单元，使用 GPIB 端口将探针台和至少两台测试机互相通讯的信号信息收集到主控制板上，由主控芯片的程序模块利用特殊的算法将信号进行拆分和合并，完成同步或顺延时序控制和通讯，进而灵活实现多平台配置和联动测试。
国内主要第三方测试厂商在平台搭建方面的选择不一。华岭股份侧重于将各个检测设备通过云服务的方法进行链接，打通设备间的接口，减少后续研发的成本；利扬芯片则维持传统的研发方式，逐类芯片提供解决方案；伟测科技则以平台设备为基础，进行测试方案的开发，每类平台设备可以解决数类芯片的解决方案。
传统封测企业更加注重主控芯片（SoC芯片/MCU芯片）。而第三方测试厂商所负责的测试范围更加广泛，包括存储、逻辑/混合信号、显示器芯片、传感器、各类器件等，因此受单行业景气度影响较低，具有更高的抗风险能力。第三方测试厂商受行业景气度波动影响小。相较于封测厂商，第三方测试服务厂商2020-2023年分季度营收水平波动较为平缓，在景气度下行时期依然能实现稳定的营收水平，能有效抵御跨行业周期的波动。
首先，第三方测试厂商 CP 测试的稼动率主要是和晶圆厂流片的稼动率息息相关，FT 测试稼动率与封装厂的稼动率相关性高，因此第三方测试整体稼动率呈现波动性小的特点是晶圆厂及封装厂客户分散其营收来源的结果。其次，第三方测试厂商测试平台通用性相对较高，测试平台可以承接不同封装厂、不同客户的产品，使得第三方测试厂商抗行业下行周期属性强劲。
2022年，智能手机、电脑、家用电器等市场需求整体疲软，产业链徘徊在去库存的道路上。以智能手机为例，2023年第二季度全球出货量为2.57亿台，同比下降11%。同时，国际地缘政治形势变化也给半导体全球化格局带来深远影响，行业面临严峻形势。
2023年全球经济增长继续放缓，半导体产品需求仍受消费电子拖累，叠加上半年将处于库存消化期，半导体企业营收预计稳中略降，但人工智能、新能源等新兴应用将贡献增量需求，以及政策支持下企业融资能力依旧较强。2023年5月，半导体行业销售额达407亿美元，同比下降21%，但环比上升2%。继2023年3-4月半导体行业销售额环比转正后维持增长，半导体行业销售额出现复苏迹象。
从台系厂商月度数据来看，半导体测试主要厂商受半导体行业下行的影响，在2022年普遍出现了营收的负增长。而随着行业的逐渐复苏，2023年2月开始，半导体各类测试厂商普遍出现了营收的环比正增长，且到六月维持稳健。随着半导体行业的分工越来越细致，叠加半导体行业的复苏和工艺升级，我们认为，半导体第三方测试厂商将迎来跟随增长。
目前国内资本市场第三方测试厂商相对较少且体量较封测厂规模相对小，2022年四家公司营收普遍在亿元级别。回顾过去业绩，4家公司平均取得了40%以上的营收和利润增长，处于迅速增加期；毛利率普遍较高，平均高达45%，相对封测厂和测试设备厂商更具备优势；高增长和高毛利的背景是持续投入资金开发配套测试方案维持竞争力，整体研发费用率高达15%。此外，半导体封测大厂京元电子于2021年8月3日股东会通过了子公司京隆科技（苏州）拟申请在中国大陆A股上市案。
展望未来，随着行业在下游需求、技术变革、流程变迁三大层面持续进化，测试行业将迎来长期稳健增长；而第三方测试本身具备日益重要的分工地位，将是先进制程和复杂结构半导体渗透趋势下的受益者和必要角色，同时还具备更均匀和稳健的周期曲线，长期增长可见度高。未来在SoC、存储等长期增量需求以及行业复苏带动下，有望迎来新一轮增长和价值修复。
开源北交所研究团队专注北交所，新三板，科技新产业研究，连续多年获得新财富最佳分析师、水晶球奖最佳新三板北交所研究、金牛奖和第一财经最佳分析师等荣誉。
《证券期货投资者适当性管理办法》于2017年7月1日起正式实施。通过微信形式制作的本资料仅面向开源证券客户中的金融机构专业投资者，请勿对本资料进行任何形式的转发行为。若您并非开源证券客户中的金融机构专业投资者，为保证服务质量、控制投资风险，请勿订阅、接收或使用本订阅号中的信息。本资料难以设置访问权限，若给您造成不便，还请见谅！感谢您给予的理解和配合。若有任何疑问，请与我们联系。
开源证券股份有限公司是经中国证监会批准设立的证券经营机构，具备证券投资咨询业务资格。
本报告仅供开源证券股份有限公司（以下简称“本公司”）的客户使用。本公司不会因接收人收到本报告而视其为客户。本报告是发送给开源证券客户的，属于商业秘密材料，只有开源证券客户才能参考或使用，如接收人并非开源证券客户，请及时退回并删除。
本报告是基于本公司认为可靠的已公开信息，但本公司不保证该等信息的准确性或完整性。本报告所载的资料、工具、意见及推测只提供给客户作参考之用，并非作为或被视为出售或购买证券或其他金融工具的邀请或向人做出邀请。本报告所载的资料、意见及推测仅反映本公司于发布本报告当日的判断，本报告所指的证券或投资标的的价格、价值及投资收入可能会波动。在不同时期，本公司可发出与本报告所载资料、意见及推测不一致的报告。客户应当考虑到本公司可能存在可能影响本报告客观性的利益冲突，不应视本报告为做出投资决策的唯一因素。本报告中所指的投资及服务可能不适合个别客户，不构成客户私人咨询建议。本公司未确保本报告充分考虑到个别客户特殊的投资目标、财务状况或需要。本公司建议客户应考虑本报告的任何意见或建议是否符合其特定状况，以及（若有必要）咨询独立投资顾问。在任何情况下，本报告中的信息或所表述的意见并不构成对任何人的投资建议。在任何情况下，本公司不对任何人因使用本报告中的任何内容所引致的任何损失负任何责任。若本报告的接收人非本公司的客户，应在基于本报告做出任何投资决定或就本报告要求任何解释前咨询独立投资顾问。
本报告可能附带其它网站的地址或超级链接，对于可能涉及的开源证券网站以外的地址或超级链接，开源证券不对其内容负责。本报告提供这些地址或超级链接的目的纯粹是为了客户使用起来更便捷，链接网站的内容不构成本报告的任何部分，客户需自行承担浏览这些网站的费用或风险。
开源证券在法律允许的情况下可参与、投资或持有本报告涉及的证券或进行证券交易，或向本报告涉及的公司提供或争取提供包括投资银行业务在内的服务或业务支持。开源证券可能与本报告涉及的公司之间存在业务关系，并无需事先或在获得业务关系后通知客户。
