台积电直奔1nm工艺！可封装1万亿个晶体管

  IEDM 2022世界电子元件会议上，台积电发布了一份狼子野心的半导体制作工艺、封装技能道路年。

  眼下，台积电正在推动3nm等级的N3系列工艺，下一步便是在2025-2027年间铺开2nm等级的N2系列，包含N2、N2P等，将在单颗芯片内集成超越1000亿个晶体管，单个封装内则能做到超越5000亿个。

  为此，台积电将运用EUV极紫外光刻、新通道资料、金属氧化物ESL、自对齐线弹性空间、低损害低硬化低K铜资料填充等等一系列新资料、新技能，并结合CoWoS、InFO、SoIC等一系列封装技能。

  再往后便是1.4nm等级的A14、1nm等级的A10——命名和Intel A20、A18千篇一律，但看起来更“先进”。

  1nm A10工艺节点上，台积电计划在单颗芯片内集成超越2000亿个晶体管，单个封装内则超越1万亿个，比较N2工艺翻一倍。

  风趣的是，Intel也计划在2030年做到单个封装1万亿个晶体管，可谓互不相让。